# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## BEST AVAILABLE IMAGES

Defective images within this document are accurate representation of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

#### PROGRAMMABLE READ ONLY MEMORY AND ITS WRITING METHOD

Patent number:

JP61292295

**Publication date:** 

1986-12-23

**Inventor:** 

SUZUKI TETSUO

**Applicant:** 

FUJITSU LTD

Classification:

- international:

G11C17/00; G11C17/06

- european:

**Application number:** 


JP19850133836 19850619


**Priority number(s):** 

#### Abstract of JP61292295

PURPOSE:To prevent the breakdown of a diode or a transistor which constitutes a memory cell and a capacitor for a non-writing memory cell by performing a writing using three or more potentials.

CONSTITUTION: A programmable read-only memory connects a memory cell which consists of a capacitor C connected in series and a diode D or a transistor Q between each word line WL and each bit line BL respectively. When the writing is performed with breaking down the capacitor C, assuming that a selecting word line impression voltage is set as VrS, a selecting bit line impression voltage as VcS, a non-selecting word line impression voltage as VrN, a non-selecting bit line impression voltage VcN, a writing threshold voltage which breaks down the capacitor as VWT and the breakdown voltage of the diode or the transistor as VB, the writing can be performed by the selection of each voltage so as to satisfy expressions (1)-(4). Assuming that VcN=VrS, the writing condition can be satisfied on three voltage levels.





Data supplied from the esp@cenet database - Worldwide

#### (B) 日本国特許庁(JP) (D) 特許出願公開

### ⑩ 公 開 特 許 公 報 (A) 昭61-292295

@Int Cl.4

创出

識別記号

庁内整理番号

❸公開 昭和61年(1986)12月23日

G 11 C 17/00 17/06

願人

101

6549 - 5B6549 - 5B

審査請求 未請求 発明の数 2 (全6頁)

**劉発明の名称** プログラマブルリードオンリメモリおよびその書込方法

> 願 昭60-133836 ②特

22出 願 昭60(1985)6月19日

砂発 明 者 哲雄 鈴木

川崎市中原区上小田中1015番地 富士通株式会社内

富士通株式会社 川崎市中原区上小田中1015番地

弁理士 松岡 宏四郎 20代 理 人

明 細

1. 発明の名称

プログラマブルリードオンリメモリ およびその書込方法

#### 2. 特許請求の範囲

(1) 各ワード線(HL)と各ピット線(BL)間に、直列: 接続されたキャパシタ(C)とグイオード(D)もし くはトランジスタ(Q)とよりなるメモリセルをそ れぞれ接続してなるメモリセルアレイ(11)と、

該メモリセルアレイに、つぎの関係式 選択ワード線(HL)に印加する電圧をVrs、 「選択ピット線(BL)に印加する電圧をVas、 非選択ワード線(WL)に印加する電圧をVrn、 非選択ピット線(BL)に印加する電圧をVсĸ、 キャパシタ(C)を絶縁破壊する、毎込しきい値 笹圧をⅤωτ、

ダイオード(D)もしくはトランジスク(D)の破 壊電圧を V。とすると、

 $V_{WT} \leq V_{rs} - V_{cs}, \cdots \cdots (1)$ 

 $- V_{g} < V_{rs} - V_{cN} < V_{wt}, \cdot \cdot \cdot (2)$ 

 $- V_{8} < V_{FN} < V_{WT}, \cdots (3)$ 

 $- V_R < V_{CN} - V_{CN} < V_{WT}, \cdot \cdot \cdot \cdot (4)$ 

を満足する電圧レベルVrs、Vcs、VrN、VcNを 与えるドライバ回路

とを含むことを特徴とするプログラマブルリー ドオンリメモリ。

(2) 各ワード線(WL)と各ビット線(BL)間に、直列 接続されたキャパシタ(C)とダイオード(B)もし くはトランジスタ(Q)とよりなるメモリセルをそ れぞれ接続してなる読出専用メモリの所定のメモ リセルを選択して、該キャパシタ(C)を絶縁破壊 して書き込む際に、

選択ワード線(WL)に印加する電圧をVrs、 選択ビット線(BL)に印加する電圧をVes、 非選択ワード線(WL)に印加する電圧を Vrn、 非選択ビット線(BL)に印加する電圧をVcH、 キャパシタ(C)を絶縁破壊する、審込しきい値 電圧をVut、

グィオード(D)もしくはトランジスタ(Q)の破

壊電圧を V 。とすると、

$$V_{WT} \leq V_{rS} - V_{cS}, \cdots \cdots \cdots (1)$$

- $V_{\mathbf{z}} < V_{\mathbf{r}} = V_{\mathbf{r}} + V_{\mathbf{r}$
- $V_B < V_{rN} < V_{WT}, \cdot \cdot \cdot \cdot \cdot \cdot (3)$
- $V_B < V_{rN} V_{cH} < V_{WT}, \cdot \cdot \cdot \cdot (4)$

の関係式を満足して書込を行うことを特徴とする プログラマブルリードオンリメモリの書込方法。 ② 前記の関係式において、

$$V_{cN} = V_{rs}$$

が成立することを特徴とする特許請求の範囲第2 項記載のプログラマブルリードオンリメモリの書 込方法。

#### 3. 発明の詳細な説明

#### (概要)

BIC-PROM (Breakdown of Insulator for Conduction - Programable Read Only Memory) の書込 時に、非鸖込メモリセルのキャパシタに高電圧が、 印加されて、これが絶縁破壊を起こすのを防止し、 かつメモリセルを構成するダイオードもしくはト

ジスタの破壊を保護する督込方法、書込回路のエ はメモリセルアレイにつぎの関係式、 夫が必要となってくる。

(従来の技術と発明が解決しようとする問題点) BIC-PRONの構造は本出願人によって提案された 新規の構造のため、その費込方法も新規な方法が 必要となる。

従来のフェーズROM のように、鸖込を単に高レ ベルと低レベルの組合せだけで行うのでは、メモ リセルを構成するダイオードもしくはトランジス 夕を破壊し、非鸖込メモリセルのキャパシタの絶 縁破壊を必起こす場合が生ずるので、これらを防 止する工夫が必要となる。

#### 〔問題点を解決するための手段〕

上記問題点の解決は、各ワード線(WL)と各ピッ ト線(BL)間に、直列接統されたキャパシタ(C)と ダイオード(D)もしくはトランジスタ(Q)とより 各ワード線(WL)と各ピット線(BL)間に、直列接 なるメモリセルをそれぞれ接続してなるメモリセ ルアレイ(11)と、

ランジスタの破壊を防止する電源電圧レベルの組 合せを考慮したBIC-PRONおよびその書込方法を提 案する。

#### 〔産業上の利用分野〕

本発明はメモリセルを構成するダイオードもし くはトランジスタと、非鸖込メモリセルのキャパ シタの破壊を防止するBIC-PROMおよびその書込方 法に関する。

BIC-PROMはメモリセルを構成するキャパシタに 高電圧を印加して絶縁破壊を起こさせて導通状態 にすることにより書込を行うPROMで、書込時間が トランジスタにより論理を構成することができる ため、各種情報機器に用いられることが予想され る.

しかしながらBIC-PROMを実用化するためには、 非書込メモリセルのキャパシタに高電圧が印加さ れて、これが絶縁破壊を起こすのを防止し、かつ メモリセルを構成するダイオードもしくはトラン

選択ワード線(WL)に印加する電圧をV‐s、 選択ピット線(BL)に印加する電圧をVょ。 非選択ワード線(WL)に印加する電圧をV゚゚゚、 非選択ビット線(BL)に印加する電圧をV゚゚ル、 キャパシタ(C)を絶縁破壊する、書込しきい値· 電圧をVuτ、

グイオード(D)もしくはトランジスタ(Q)の破 壊電圧をV。とすると、

- $V_{wt} \leq V_{rs} V_{cs}, \cdots \cdots (1)$
- $-V_{s} < V_{rs} V_{ch} < V_{wt}, \cdot \cdot \cdot \cdot (2)$
- $V_B < V_{rR} < V_{WT}, \cdots \cdots (3)$
- $-V_B < V_{FN} V_{CN} < V_{WT}$ . · · · (4)

を満足する電圧レベルVrs、Vcs、Vrn、Vcnを 与えるドライバ回路

とを含む本発明によるプログラマブルリードオ ンリメモリおよび

続されたキャパシタ(C)とダイオード(D)もしく はトランジスタ(B)とよりなるメモリセルをそれ ぞれ接続してなる読出専用メモリの所定のメモリ セルを選択して、該キャパシタ(C)を絶縁破壊し て書き込む際に、

選択ワード線(WL)に印加する電圧を Virs、 選択ビット線(BL)に印加する電圧をVcs、 非選択ワード線(WL)に印加する電圧をVェҝ、 非選択ピット線(BL)に印加する電圧をVcN、 キャパシタ(C)を絶縁破壊する、督込しきい値 電圧をVuτ、

グィォード(D)もしくはトランジスタ(Q)の破 壊電圧を V 』とすると、

 $V_{ut} \leq V_{rs} - V_{cs}, \cdot \cdot \cdot \cdot \cdot \cdot \cdot (1)$ 

 $-V_{B} < V_{CS} - V_{CH} < V_{WT}, \cdot \cdot \cdot (2)$ 

 $-V_{R} < V_{rN} + V_{cN} < V_{WT}, \quad \cdot \quad \cdot \quad (4)$ 

の関係式を満足して書込を行う本発明による書込 方法により達成される。

前記の関係式において、

 $V_{ch} = V_{rs}$ 

とすれば、3つの電圧レベルで書込条件を満足で ダイオードDの逆耐圧をVsとすると、

非選択セルでは、 - V m < V u r.

であることが必要となる。

選択ロウ線の電圧をVェュ、

選択コラム線の電圧をⅤι₃、

非選択ロウ線の電圧をVヒル、 非選択コラム線の電圧をVсw

とすると、

(1) 選択セルでは、

V<sub>NT</sub>≦ V<sub>rs</sub> - V<sub>cs</sub>, ······(I) とすれば、3つの電圧レベルで書込条件を満足で になるように、Vrs、Vcsを選ぶことにより、書 込を可能とし、

- (2) 非選択セルでは、
  - (2-1) 選択ロウ線上の非選択セルにおいては、 Vcn>Oにして、
    - $V_{B} < V_{FS} V_{CN} < V_{WT}, \cdot \cdot \cdot \cdot (2)$
  - (2-2) 選択コラム線上の非選択セルにおいては、
    - $V_{B} < V_{CN} < V_{WT}, \cdot \cdot \cdot \cdot \cdot \cdot (3)$
  - (2-3) 非選択ロウ級上の非選択セルにおいては、 よりなる。
    - $-V_{E} < V_{EN} V_{CN} < V_{MT}$ .  $\cdot \cdot \cdot \cdot (4)$   $D \rightarrow F D M \cdot 12$ ,  $D \rightarrow F D M \cdot 13$ ,  $(R/W) \rightarrow P$

きる。

(作用)

第1図(1)と(2)(3)はそれぞれ本発明の原理を説明 するBIC-PROMのメモリセルアレイのプロック図と メモリセルの等価回路図である。

第1図(2)のメモリセルはダイオードD とキャパ シタCを直列に接続してなる例を示し、

第1図(3)のメモリセルはトランジスタ目とキャ -パシタC を接続してなる例を示す。

図において、ロウ(row) O 、ロウ 1はワード級 HL,  $J \ni L$  (column) 0,  $J \ni L$  1,  $J \ni L$  2 Lピット線BLを構成し、(00)、(01)、(02)、(10)、 - V z < V r x < V wt, ・・・・・・(3) (11)、(12)はそれぞれのワード線とピット線間に 接続されたメモリセル、D はダイオード、C はキ ャパシタである。

> いま、メモリセル(00)を選択して、これに書込 を行う場合を考える。

書込時にメモリセルに印加される電圧を V n 、

選択セルでは、 Vu ≥ Vur, になるように、Vrs、Vcs、Vrn、Vcnを選ぶこ とにより、グイオードD を破壊しないで、かつキ ャパシタC は絶縁破壊を起こさない。従って啓込 は行われない。

> 以上のように4つの電圧を未知数とする、上記 4 つの式を満足するように各電圧を選ぶことによ り書込を行うことができる。

前記の関係式において、

V cH = V rs.

きる.

(寒施例)

第1図(4)は本発明によるBIC-PROMの構成を示す プロック図である。

図において、11はBIC-PROMのセルアレイである。 - 周辺回路はロウデコーダ12、コラムデコーダ13、 ・読出/書込(R/W) アンプ14、アドレスレジスタ15

ンプ14は本発明のドライバ回路を含む周辺回路で ある。

を受けて、プログラムコントロールを行い、その アルミニウム(A1) 層である。 出力をロウデコーダ13とコラムデコーダ14へ送る。

統され、バス16との間でデータの授受を行う。

第2図はBIC-PROMを用いたマイクロコントロー ラの構成を示すプロック図である。

図において、21はROM で、ここではBIC-PROMを 用いる。

22は中央処理装置(CPU) 、23はラングムアクセ スメモリ(RAM) 、24は入出力装置(I/O) 、25はパ スである。

第3図は本発明を説明するBIC-PROMのメモリセ ルの構造を示す断面図である。

図のメモリセルは第1図(2)のグイオードとキャ V。=8Vとする。 パシタを直列に接続してなる例を示す。

図において、1は半導体基板で珪素(Si)基板、 (1)式より、 14 ≤ V rs. 2 は n 型 S i 層、 3 は p 型 S i 層、 4 は 素子 分離層で つぎに、  $V_{rs}=15V$  とおくと、

二酸化珪素(Si0z)層、5は高濃度にドープされた 多結晶珪素(ポリSi)層、6はキャパシタの誘電 アドレスレジスタ15はバス16よりアドレス信号 体層でSiOz層、7は配線層兼キャパシタの電極で

n型Si層 2 とp型Si層 3 で構成されるダイオー (R/W)アンプ14はセルアレイ11のコラム線に接 ドと、ポリSi層 5 とSiOz層 6 とAI層 7 で構成され るキャパシタとが直列に接続して素子分離層 4 内 に形成される。

> いま、このような構造を有するメモリセルに書 き込む場合について述べる。

> SiOz層 6 を例えば200 A 程度に薄く形成し、キ ャパシタの両電極(ポリSi層 5 とAI層 7)間に例 えば V u τ = 14 V を印加し、SiOz層 6 を絶縁破壊し て書き込み、プログラムする。

プログラム後にワード線とピット線間に接続さ れるグイオードの逆耐圧は比較的低く、例えば

まず、Vcs=0Vとすると、

(2)式より、 1 < V cn < 23.

(3) 式より、 -8 < V r n < 14.

(4) 式より、 -8 < Vrn - Vcn < 14.

択することにより書込を行う。

さらに、Ven=Vrs=15Vとおくと、

(4) 式より、 7 < Vェм < 29.

となり、例えばVrx=8Vとすると、この電圧レベ  $\nu \in V_{rs} = V_{cN} = 15V \in V_{cs} = 0 \ V \in 0 \ 3 \ D$ の電圧レベルがあれば、上記の条件を満足するこ とができる。

以上の方法をとることにより、BIC-PRONに対す る鸖込を行うことができる。

第 4 図(1)、および(2)は 3 つ以上の電位を制御す るロウ、およびコラムドライバの一例を示す回路 図である。

図において、Q1~Q12 はMIS トランジスタで、 奇数番のQ1、Q2、Q5、Q7、Q6、Q11 ははpチャネ ル型で太線の記号で表し、その他はnチャネル型 である。

電源は15、8 、5 V の3種類の電圧レベルを用 い、それぞれ図示の記号で区別した。

各ドライバを制御する入力信号は、バスからの となり、これらの条件を満足する Vrnと Venを選 アドレスをデコードした信号とデータ信号とより 得られる。

> 第4図(1)はロウドライバで、Q:とQz、QsとQ4、 Q,とQ, はそれぞれCMOSインバータを構成する。

書込時はR/W 信号は低レベル" 0 "で、従って nチャネルのQ。はオフ、nチャネルのQ。は入力に 高レベル"1"が入るためオン、pチャネルのQ-は入力に低レベル"0"が入るためオンとなる。

このような状態においては、QoとQoで構成され るインバータは、デコータ出力より入るインバー タの入力信号の"0"、"1"に応じて、その出 力(ロウ線に接続される)は150、80となり、 電圧の切り換えができる。

Q,とQz、QoとQio で構成されるインバータは通 常レベルの5 V より15V に振幅の変換を行う。

読出時は、R/H 信号は商レベル"1"で、nチ ャネルのQ。はオン、pチャネルのQ,はオフで、p

チャネルのQsはゲート・ソース間を短絡して負荷トランジスタとなり、QzとQ4で構成されるインパータは通常の5 V レベルの動作を行う。

第4図(2)はコラムドライバで、Q11 とQ12 で構成されるCHOSインバータの振幅変換回路である。

デコータ出力より入るインバータの入力信号の \* 0 \* 、 \* 1 \* に応じて、その出力(ロウ線に接 続される)は15V 、0 V となり、電圧の切り換え ができる。

#### (発明の効果)

以上詳細に説明したように本発明によれば、3個以上の電位を使うことにより、メモリセルを構成するダイオードもしくはトランジスタを破壊しないで、かつ非費込メモリセルのキャパシタの絶縁破壊をを起こすことのないBIC-PROHが得られ、かつその費込を行うことができる。

#### 4. 図面の簡単な説明

第1図(1)と(2)(3)はそれぞれ本発明の原理を説明

よりなるピット線、

(00)、(01)、(02)、(10)、(11)、(12) はメモリセル、

- 0 はダイオード、
- Q はトランジスタ、
- C はキャパシタ、
- 1 は半導体基板でSi基板、
- 2 はn型Si層、
- 3 はp型Si層、
- 4 は素子分離層でSiO<sub>2</sub>層、
- 5 は高湿度にドープされたポリSi層、
- 6はキャパシタの誘電体層でSiOz層、
- 7 は配線層兼キャパシタの電極でNI層である。

代理人 弁理士 松岡宏四郎



するBIC-PROMのメモリセルアレイのプロック図と メモリセルの等価回路図、

第1図(4)は本発明によるBIC-PROMの構成を示す プロック図、

第2図はBIC-PROMを用いたマイクロコントローラの構成を示すプロック図、

第3図は本発明を説明するBIC-PROMのメモリセルの構造を示す断面図である。

第4図(1)、および(2)は3つ以上の電位を制御するロウ、およびコラムドライバの一例を示す回路 図である。

図において、

11はBIC-PROMのセルアレイ、

12はロウデコーグ、

13はコラムデコーダ、


14は R/Hアンプ、


15はアドレスレジスタ、


16はバス、


HLはロウ O、ロウ 1よりなるワード線、


BLはコラム O、コラム 1、コラム 2











中途明を説明するメモリセルの断面図 第 3 図

